


Summary

$$t_p = t_{p0} \left[\underbrace{\frac{R_t C_t}{R_{INV} C_{INV}}}_{\text{LOGICAL EFFORT } g} \underbrace{\left(\frac{C_{OUT}}{C_t} \right)}_{\text{ELECTRICAL EFFORT } h} + \underbrace{\frac{R_t C_{pt}}{R_{INV} C_{INV}}}_{\text{PARASITIC EFFORT } p} \right]$$

$$t_p = t_{p0}(gh + p)$$

Equazione fondamentale per il metodo del *logical effort* che mostra linearità del ritardo con C_{OUT}

- t_{p0} è il ritardo di un inverter connesso ad un carico pari alla sua capacità di ingresso (senza parassiti né capacità esterne)
- g e p : fissata topologia e vincoli su dimensionamenti relativi di nMOS e pMOS che garantiscono $t_f = t_r$ (di caso peggiore) → dipendono dalla tecnologia (β'_n , V_T , V_{DD} , da come definisco l'esaurimento di un transitorio) e non dai dimensionamenti assoluti
- L'*electrical effort* (h) dipende dal dimensionamento attraverso C_t



Calcolo del *logical effort* g

$$g = \frac{R_t C_t}{R_{INV} C_{INV}}$$

Dunque si può dire che:

$$g = \frac{C_t}{C_{INV}} \quad \text{se} \quad R_t = R_{INV}$$

cioè g è il rapporto C_t su C_{INV} se dimensiono il gate affinché abbia la stessa resistenza equivalente dell'inverter di riferimento $\rightarrow$ cioè se eroga la stessa corrente di uscita dell'inverter di riferimento

oppure:

$$g = \frac{R_t}{R_{INV}} \quad \text{se} \quad C_t = C_{INV}$$

cioè g è il rapporto R_t su R_{INV} se dimensiono il gate affinché abbia la stessa capacità di ingresso dell'inverter di riferimento


(è possibile calcolare g in entrambi i modi)

ESEMPIO: Gate NAND con fan-in=«n»

metodo 1) Usiamo definizione di g che richiede di uguagliare le correnti di uscita del gate NAND con quelle dell'invertitore di riferimento con dimensionamento S_{INV}

$$g_{NAND} = \frac{C_{t,NAND}}{C_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon}$$

DIMOSTRAZIONE



$$g_{NAND} = \frac{C_{t,NAND}}{C_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon}$$

Si nota che g-NAND:

- ❑ Non dipende da dimensionamenti assoluti → perciò neanche dal dimensionamento dell'inverter di riferimento
- ❑ Dipende dalla tecnologia attraverso $\varepsilon = \beta'_n / \beta'_p$
- ❑ Dal fan-in attraverso «n»

ESEMPIO: Gate NAND con fan-in=«n»

metodo 2) Usiamo definizione di g che richiede di uguagliare la capacità di ingresso del gate con quella dell'inverter di riferimento

$$g_{NAND} = \frac{R_t}{R_{INV}} = \frac{n + \varepsilon}{1 + \varepsilon}$$

DIMOSTRAZIONE




ESEMPIO: Gate NOR con fan-in=«n»

$$g_{NOR} = \frac{C_t}{C_{INV}} = \frac{1 + n\varepsilon}{1 + \varepsilon}$$

DIMOSTRAZIONE

LOGICAL EFFORT: NAND vs NOR



ESEMPIO: Gate XOR a 2 ingressi

$$g_{XOR} = 2$$

DIMOSTRAZIONE

Parasitic Effort p

E' il contributo al ritardo di un gate dovuto a capacità parassita sul nodo di uscita prodotta dai transistori **dello stesso gate**

Abbiamo già visto che p non dipende dai dimensionamenti assoluti dunque:

- tutti i gate con medesima topologia e stessi vincoli sui dimensionamenti di nMOS e pMOS hanno stesso valore di p

Calcolo di p :

$$p = \frac{R_t C_{pt}}{R_{INV} C_{INV}}$$

$$p = \frac{C_{pt}}{C_{INV}} \quad \text{se} \quad R_t = R_{INV}$$

$$p = \frac{R_t}{R_{INV}} \quad \text{se} \quad C_{pt} = C_{INV}$$


In entrambi i casi dobbiamo tenere conto della capacità parassita sul **nodo di uscita**

Quali sono le capacità che contribuiscono a p ?


- ☐ Capacità parassite C_{GDp}
- ☐ Capacità di canale C_{GDC}
- ☐ Capacità di giunzione C_{DB}

Trascureremo il contributo C_{GDC} (capacità di canale) ai fini di:

- ☐ Ottenere espressioni analitiche compatte
- ☐ La capacità di canale dipende dal regime di funzionamento ed è complicato, nel caso di molti gate, tenere in conto il loro contributo sul nodo di uscita.



DERIVAZIONE DI p



Analizziamo il caso più semplice: il calcolo di p dell'invertitore


→ infatti per definizione in quel caso si ha che $R_t = R_{INV}$

$$p_{INV} = \frac{S_{INV}(1 + \varepsilon)C_{p1}}{S_{INV}(1 + \varepsilon)C_{M1}} = \frac{C_{p1}}{C_{M1}} = \frac{L_{MIN}(2C_{GS0} + L_S C_{j0} K_{eq})}{L_{MIN}^2 C_{ox} + 2L_{MIN} C_{GS0}}$$


Generalizzando al caso di gate CMOS diversi dall'invertitore, imponendo $R_t = R_{INV}$

$$p_{GATE} = \frac{\sum_{i=1}^{n_p} S_i C_{p1}}{S_{INV}(1 + \varepsilon) C_{M1}}$$
$$= \frac{\sum_{i=1}^{n_p} S_i}{S_{INV}(1 + \varepsilon)} p_{INV}$$

□ Ricordiamo che questo modello approssimato trascura le capacità intrinseche di canale



Calcolo del *parasitic effort* in NAND_n 

Calcolo del *parasitic effort* in NOR_n



p_{NAND} e p_{NOR} aumentano linearmente con il fan-in

- ❑ attraverso simulazioni si vede che l'aumento è più che lineare con il fan-in
 - ❑ Infatti un ruolo importante è dato anche dalle capacità parassite sui nodi interni delle reti di pull-up e pull-down
 - ❑ In questi calcoli analitici si trascura anche il fatto che la conduzione nei transistori dipende dall'effetto body (per cui la tensione di soglia cambia quando $V_S \neq V_B$)
- ❑ in aggiunta al punto precedente, per il calcolo del *parasitic effort* si dovrebbe anche tenere in considerazione l'ordine di commutazione dei MOSFET che costituiscono il gate:



Ottenere formule analitiche compatte per il *parasitic effort* p è complicato. C'è però da dire che la procedura di minimizzazione del ritardo in presenza di una serie di gate **non coinvolgerà il *parasitic effort* dei gate**

Ricapitolando:

- ☐ Il dimensionamento relativo degli nMOS e pMOS (α) viene fissato dalla condizione di tempi di salita e discesa uguali di caso peggiore

- ☐ La topologia del gate (tipo di gate logico, fan-in, ...) e il dimensionamento relativo α determinano il valore di
 - ☐ *logical effort* g
 - ☐ *parasitic effort* p

- ☐ L'ottimizzazione dei ritardi che seguirà è legata alle transizioni di caso peggiore da cui derivano le espressioni per i dimensionamenti relativi, le espressioni di g , h e p .
 - ☐ Se c'è un percorso di segnale nel quale il gate ha una transizione che non è quella di caso peggiore, non possiamo usare i parametri del *logical effort* calcolati nell'ipotesi di transizioni di salita e discesa di caso peggiore